二维半导体资料在逾越硅基晶体管极限的逻辑器材缩放上具有巨大潜力。但是，现在缺少被广泛承受的比较两种技能的方法。因而，要树立恰当的规范来比照二维晶体管和硅基晶体管，为二维晶体管的未来开展供给指引。

　　近来，北京大学电子学院吴朋研究员、彭练矛院士应邀对树立二维晶体管与硅基晶体管基准测验规范做评述，相关效果以题为“Setting a standard for benchmarking 2D transistors with silicon”的谈论文章，于9月12日在线发表于电子学尖端期刊《Nature Reviews Electrical Engineering》。北京大学电子学院吴朋研究员为榜首作者，电子学院毕业生、麻省理工学院博士后姜建峰博士为第二作者，彭练矛院士为通讯作者。

　　文章提出，跟着二维晶体管的开展和成熟，其与商用硅基器材的直接比较是走向工业化的先决条件。逻辑器材基准测验的首要规范为功用（Performance），功耗（Power）和面积（Area），应在这三个方面临二维晶体管进行协同优化和基准测验。逻辑器材的功用可以终究靠其内涵推迟τ=CV/I来衡量，其间C是栅极电容，V =VDD是供电电压，I=Ion是导通状况电流。C可以终究靠缩短栅极长度和削减寄生电容来减小，这将在后面的“面积”和“功耗”部分以及VDD缩放中进一步评论。

　　在功用方面，引荐运用本征门推迟τ和开态电流ION作为基准方针，而且应在给定供电电压VDD和关态电流IOFF方针的前提下比较ION，为了公正比较不同器材结构，主张运用有用宽度Weff（图c）进行电流归一化。

　　关于VDD缩放，栅极电压VG和漏极电压VD都需求下降，抱负情况下应低于0.7V，这关于三维集成电路特别的重要，由于它需求更高的功率密度和更大的热耗散。这就需求高度缩放的沟道长度Lch和有用的栅极操控，以便在关态时完成峻峭的亚阈值摇摆和较小的漏极致势垒下降(DIBL)，在导通态时完成较高的跨导gm(图b)。尽管峻峭的亚阔值摇摆对下降VDD和功耗很重要，但关于给定的ION和IOFF方针，它有必要转化为较低的VDD，尤其是当峻峭的亚阈值摇摆仅继续在有限的ID范围内或伴有较大的滞后时。有必要留意一下的是，关于二维晶体管，欧姆触点关于添加导通电流和下降VDD很重要，由于肖特基势垒的热场发射会导致更大的亚阀值动摇。

　　栅极电容可通过缩小栅极长度和器材宽度来下降。为削减寄生电容，在背栅结构中，栅极与源极和漏极有很大的堆叠，导致寄生电容较大，作业频率较低（图d）。在功耗方面，下降VDD和寄生电容（图d）对下降功耗至关重要，引荐运用给定ION、IOFF方针下的VDD，以及能量推迟积（EDP）作为基准方针。

　　在面积方面，栅极长度LG和沟道长度Lch是重要方针，也应一起考虑触摸和侧墙的尺度，引荐运用触摸栅极距离（CGP，图a）作为基准方针，而关于非传统器材结构（图e），应比较器材在芯片上实践占有面积。

　　这项作业为二维晶体管与硅基晶体管的比照供给了一个全面的基准测验结构，涵盖了功用、功耗和面积等要害方面，为未来二维晶体管技能的开展和工业化使用供给了重要辅导。

　　第八届世界碳资料大会暨工业博览会（Carbontech 2024），将于12月5-7日在上海新世界展览中心举行。

　　针对新式半导体（金刚石、氧化镓、氮化镓、碳化硅、AlN……）以及超精细加工（资料、工艺、设备）设置宽禁带半导体及超精细加工论坛、金刚石前沿使用及工业高质量开展论坛两大论坛。展会针对金刚石及其功用化使用主题、半导体超精细加工设置10000㎡专题展区，将展现最新金刚石晶圆、量子钻石、热沉金刚石等功用化产品及相关器材，欢迎莅临现场沟通、协作。